项目描述 ：
INT8 & FP16 multiplier accumulator (MAC) design with UVM verification completed.

高级语言： Verilog

项目主页：

项目地址: git://github.com/erihsu/INT_FP_MAC.git

创建时间： 2020-05-15T00:47:51Z
项目社区：https://github.com/erihsu/INT_FP_MAC
开源协议：MIT License
下载