项目描述 ：
A coocbook of HDL (primarily Verilog) modules

高级语言： Verilog

项目主页：

项目地址: git://github.com/IzyaSoft/EasyHDLLib.git

创建时间： 2016-10-09T14:14:58Z
项目社区：https://github.com/IzyaSoft/EasyHDLLib
开源协议：GNU General Public License v3.0
下载