项目描述 ：
Riscy-SoC is SoC based on RISC-V CPU core, designed in Verilog

高级语言： Verilog

项目主页：

项目地址: git://github.com/AleksandarKostovic/Riscy-SoC.git

创建时间： 2018-04-16T19:49:01Z
项目社区：https://github.com/AleksandarKostovic/Riscy-SoC
开源协议：MIT License
下载