项目描述 ：
Simple RISC-V RV32I CPU in VHDL for use in FPGA Designs

高级语言： VHDL

项目主页：

项目地址: git://github.com/mongrelgem/RISCY.git

创建时间： 2019-08-27T20:14:15Z
项目社区：https://github.com/mongrelgem/RISCY
开源协议：
下载