注册
登录
FPGA/ASIC
vunit
返回
项目作者：
VUnit
项目描述 ：
VUnit是VHDL / SystemVerilog的单元测试框架
高级语言：
VHDL
项目主页：
http://vunit.github.io/
项目地址:
git://github.com/VUnit/vunit.git
创建时间：
2014-11-18T20:50:51Z
项目社区：
https://github.com/VUnit/vunit
开源协议：
Other
下载
