项目描述 ：
开源VHDL验证库和方法 - 用于FPGA和ASIC的高效VHDL验证 - 从而显着提高质量

高级语言： VHDL

项目主页：

项目地址: git://github.com/UVVM/UVVM.git

创建时间： 2016-01-21T08:33:04Z
项目社区：https://github.com/UVVM/UVVM
开源协议：MIT License
下载