项目作者: Bucknalla

项目描述 :
Verilog IP Cores & Tests
高级语言: VHDL
项目地址: git://github.com/Bucknalla/ip_cores.git
创建时间: 2017-12-20T17:46:50Z
项目社区:https://github.com/Bucknalla/ip_cores

开源协议:MIT License

下载