项目描述 ：
The XOR gate (Exclusive OR) is a logic gate that outputs true only if odd number of inputs are true.

高级语言： VHDL

项目主页：

项目地址: git://github.com/vhdlf/gate_xor.git

创建时间： 2020-04-22T12:11:43Z
项目社区：https://github.com/vhdlf/gate_xor
开源协议：MIT License
下载