注册
登录
FPGA/ASIC
dpll
返回
项目作者:
ZipCPU
项目描述 :
A collection of phase locked loop (PLL) related projects
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/ZipCPU/dpll.git
创建时间:
2017-12-04T18:25:21Z
项目社区:
https://github.com/ZipCPU/dpll
开源协议:
下载
gpl-3.0_1648002486912.pdf
tutorial_1648002486956.pdf