FPGA/ASIC Open-Source-Verilog-Projects 返回
项目作者： kuby1412

项目描述 ：
This repository contains source code for labs and projects involving FPGA and Verilog based designs
高级语言： Verilog
项目地址: git://github.com/kuby1412/Open-Source-Verilog-Projects.git
创建时间： 2020-09-18T15:09:11Z
项目社区：https://github.com/kuby1412/Open-Source-Verilog-Projects
开源协议：
下载