注册
登录
FPGA/ASIC
Sequnce-counter
返回
项目作者:
realsarm
项目描述 :
A sequence detector which counts the number of occurrence
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/realsarm/Sequnce-counter.git
创建时间:
2019-01-15T18:19:31Z
项目社区:
https://github.com/realsarm/Sequnce-counter
开源协议:
MIT License
下载