注册
登录
FPGA/ASIC
bru-firesim
返回
项目作者:
CSL-KU
项目描述 :
BRU: Bandwidth Regulation Unit for Real-Time Multicore Processors
高级语言:
Python
项目主页:
项目地址:
git://github.com/CSL-KU/bru-firesim.git
创建时间:
2020-01-07T22:08:34Z
项目社区:
https://github.com/CSL-KU/bru-firesim
开源协议:
Other
下载