项目描述 ：
Initial design attempt for Amiga 500 in socket 68000 Accelerator, FastRAM and IDE Interface

高级语言： Verilog

项目主页：

项目地址: git://github.com/PR77/A500_ACCEL_RAM_IDE-Rev-1.git

创建时间： 2018-02-18T21:37:19Z
项目社区：https://github.com/PR77/A500_ACCEL_RAM_IDE-Rev-1
开源协议：GNU General Public License v3.0
下载