注册
登录
FPGA/ASIC
nim-systemverilog-vpi
返回
项目作者：
kaushalmodi
项目描述 ：
Using Nim to interface with Verilog and SystemVerilog test benches via VPI
高级语言：
C
项目主页：
项目地址:
git://github.com/kaushalmodi/nim-systemverilog-vpi.git
创建时间：
2021-05-08T14:28:26Z
项目社区：
https://github.com/kaushalmodi/nim-systemverilog-vpi
开源协议：
MIT License
下载
