项目描述 ：
Logic cell info for gate array and standard cell ASIC reverse-engineering

高级语言：

项目主页：

项目地址: git://github.com/furrtek/ASICRE.git

创建时间： 2020-01-13T05:38:03Z
项目社区：https://github.com/furrtek/ASICRE
开源协议：
下载