项目描述 ：
在Cyclone IV（EP4CE6F17C8）上实现的DDS信号发生器

高级语言： Verilog

项目主页：

项目地址: git://github.com/buaa-ee/FPGA-Wave-Generator.git

创建时间： 2016-12-10T03:50:24Z
项目社区：https://github.com/buaa-ee/FPGA-Wave-Generator
开源协议：
下载