项目描述 ：
CPU design using Quartus as CA course project.

高级语言： Verilog

项目主页：

项目地址: git://github.com/altostratous/simpu.git

创建时间： 2017-06-09T10:34:31Z
项目社区：https://github.com/altostratous/simpu
开源协议：
下载