项目描述 ：
8051 soft CPU core. 700-lines statements for 111 instructions . Fully synthesizable Verilog-2001 core.

高级语言： Verilog

项目主页：

项目地址: git://github.com/risclite/R8051.git

创建时间： 2014-09-17T07:04:33Z
项目社区：https://github.com/risclite/R8051
开源协议：Apache License 2.0
下载