注册
登录
FPGA/ASIC
MPU
返回
项目作者:
kal102
项目描述 :
HDL project of Matrix Processing Unit for FPGA devices.
高级语言:
Verilog
项目主页:
项目地址:
git://github.com/kal102/MPU.git
创建时间:
2020-05-09T11:31:15Z
项目社区:
https://github.com/kal102/MPU
开源协议:
MIT License
下载