项目描述 ：
Digital circuits design (HDL) ⚡

高级语言： Verilog

项目主页：

项目地址: git://github.com/Sardiogo/washing-machine.git

创建时间： 2019-05-10T03:43:50Z
项目社区：https://github.com/Sardiogo/washing-machine
开源协议：MIT License
下载